CLIPPEDIMAGE= JP401251734A

PAT-N(): JP401251734A

DOCUMENT-IDENTIFIER: JP 01251734 A

TITLE: SEMICONDUCTOR MANUFACTURING APPARATUS

PUBN-DATE: October 6, 1989

INVENTOR-INFORMATION:

NAME

KIRIYAMA, KENJI KAWAJI, TOSHIYUKI HORIUCHI, TAKASHI

ASSIGNEE-INFORMATION:

NAME

TERU BARIAN KK

COUNTRY N/A

APPL-NO: JP63079061

APPL-DATE: March 31, 1988

INT-CL (IPC): H01L021/68

ABSTRACT:

PURPOSE: To enhance the wafer conveyance efficiency and the treatment capacity

of an apparatus as a whole by a method wherein a wafer housing mechanism used

to temporarily keep a semiconductor wafer is installed between a first wafer $% \left(1\right) =\left(1\right) +\left(1\right$

conveyance mechanism and a second wafer conveyance mechanism.

CONSTITUTION: Load-lock chambers 3 are arranged and installed individually on

both sides by sandwiching a wafer conveyance chamber 1 in the central part of a

multi-chamber type CVD apparatus on one side of the conveyance chamber. A

conveyance mechanism 6 on the side of the load-lock chambers is installed

inside the conveyance chamber 1; a semiconductor wafer 5 is conveyed between

wafer carriers 2 inside the individual load-lock chambers 3 and the conveyance

chamber 1. A conveyance mechanism 7 on the side of a treatment chamber conveys

the semiconductor wafer 1 conveyed to the conveyance chamber 1 to individual

treatment chambers, e.g., prescribed treatment chambers 4a, 4b, 4c. A buffer

11/19/2001, EAST Version: 1.02.0008

shelf 3 is installed between these conveyance mechanism 6, 7; the semiconductor

wafer 5 which has been conveyed by using both conveyance mechanisms 6, 7 is

housed temporarily. By this setup, the standby time of a wafer conveyance

system due to a difference in the treatment capacity of the individual wafer

conveyance mechanisms 6, 7 can be eliminated.

COPYRIGHT: (C) 1989, JPO&Japio

DERWENT-ACC-NO: 1989-336565

DERWENT-WEEK: 198946

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Semiconductor mfr. for multichamber CVD device - by

setting temporary

accommodation between carrier system of processing chamber and

that cf load

lock chamber NoAbstract Dwg 1/2

PATENT-ASSIGNEE: TEL VARIAN KK[TKEL]

PRIORITY-DATA: 1988JP-0079061 (March 31, 1988)

PATENT-FAMILY:

PUB-NC PUB-DATE LANGUAGE

PAGES MAIN-IPC

JP 01251734 A October 6, 1989 N/A 002

N/A

INT-CL (IPC): H01L021/68

ABSTRACTED-PUB-NO: EQUIVALENT-ABSTRACTS:

TITLE-TERMS:

SEMICCNDUCTOR MANUFACTURE MULTICHAMBER CVD DEVICE SET TEMPORARY

ACCOMMODATE

CARRY SYSTEM PROCESS CHAMBER LOAD LOCK CHAMBER NOABSTRACT

DERWENT-CLASS: L03 U11

CPI-CCDES: L04-C01B;

EPI-CCDES: U11-C09B; U11-F02A2;

⑩日本国特許庁(JP)

① 特許出頭公開

四公開特許公報(A)

平1-251734

4,24

⑤ Int. Cl. 4

識別記号

庁内整理番号 A-7454-5F ❷公開 平成1年(1989)10月6日

H 01 L 21/68

審査請求 未請求 請求項の数 1 (全4頁)

の発明の名称 半導体製造装置

②特 顧 昭63-79061

②出 頭 昭63(1988) 3月31日

砂発明者桐山 建二

山梨県韮崎市藤井町北下条2381番地の1 テル・パリアン

株式会社内

@発明者 河 治 利 幸

山梨県韮崎市藤井町北下条2381番地の1 テル・パリアン

株式会社内

@発明者 堀 内 孝

山梨県蓝崎市藤井町北下条2381番地の1 テル・パリアン

株式会社内

の出 順 人 テル・バリアン株式会

社

砂代 理過人 弁理士 須山 佐一

山梨県韮崎市藤井町北下条2381番地の1

明知有警

1. 発明の名称

半導件製造装置

2. 特許禁求の範囲

ウェハキャリアに収容された半導体ウエハを取出す第1のウェハ機送機構と、前記第1のウェハ機送機構と、前記第1のウェハ機送機構により搬送された半導体ウエハを処理室内に搬送する第2のウェハ搬送機構とを備えた半 連体製造影響において、

前記第1のウエハ撒送機構と、第2のウエハ撒送機構間に、これら両ウエハ搬送機構により搬送された半部体ウエハを一時保管するための複数权のウエハ収容機構を設けたことを特徴とする半導体製造装置。

3. 兎明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、半導体製造袋袋に関する。

(従来の技術)

近年の半導体製造工程で使用する半導体の製

遺装置例えばCVD装置等では、多品種・少量を 歯化に対応するために、各半導体を を選びするな数では、多異ななが、 を選びますなな数では、ではないでは、 を対するな数では、ではないではないですが、 を収するロードのではないでは、 キャリアを収容し、このウエハキャリでで、 の処理室へと機送するような構成となっている。

このような半導体製造装置の搬送装置の 形式のから半導体が立れた を取出してののでは ののから半導体が変数であれた ののでは ののが ののでは ののでで のので ののでで のので のので

(発明が解決しようとする課題)

しかしながら、上述した従来の半導体製造装置では、ロードロック室側の搬送系と処理室側の搬送系に処理館力差がある場合には、全体の搬送

処理能力が処理能力の低い搬送系の処理能力となり、さらに処理能力の低い搬送系に待ち時間を生じた時で、割置全体の処理能力を低下させる原因となっていた。

到えば、処理室側接送系が半導体ウェハを各処理室に搬送している間は、ロードロック室側を選系などの半導体ウェハを保持しなりを発達を選案側では、次処理の半導体がで待後となりが、逆に必理室側接送系の処理の半導体になって、ロードロック室側接送系が次処理の半導体になってを登場所まで搬送するまで待後しないなる。

本発明は、上述した従来の問題点を解決するためになされたもので、処理室側搬送系とロードロック室側搬送系間に半導体ウエハの一時収容機構を設けることで、各搬送系の存機時間がなくなり、クエハ搬送効率を向上させ、装置全体の処理能力が向上する半導体の製造装置に関する。

[発明の構成]

(課題を解決するための手段)

中央部に配置されたウェハ撤送室1の一方には、これを挟んで削削に夫々ウエハキャリア2を収容するロードロック室3が配設されており、また、ウェハ搬送室1の他方には、ウェハ搬送室1を中心としてほぼ90°の角度間隔をおいて3つのチャンバ4a、4k、4cが同心円上に配設されている。

このようなCVD袋盗における半導体ウェハの 処理は、まず、ロードロック室側搬送機構6のウ エハ保持部例えば搬送アーム6~等により、ウエ

(作用)

第1のウエハ搬送機構と、第2のウエハ搬送機構間に、半導体ウエハを一時保管するためのウエハ収容機構を設けることで、両ウエハ搬送機構の存機時間がなくなり、ウエハ搬送効率が向上し、装置全体の処理能力を向上させることができる。

(実施粥)

以下、本発明をマルチチャンパ型CVD装置に適用した一実推例について図を参照して説明する。

ハキャリア 2 から所定の半導体ウエハ 5 を取出して、 2 数 3 1 内のパッファ 棚 8 小 4 節 3 1 内のパッファ 棚 8 小 4 節 3 1 日 3 1 日 5 で 数 3 1 日 5 で 数 3 1 日 5 で 数 3 1 日 5 で 数 3 1 日 5 で 数 3 1 日 5 で 数 3 1 日 5 で 数 3 1 日 5 で 数 3 1 日 5 で 数 3 1 日 5 で 数 3 1 日 5 で 数 5

ところで、パッファ棚8は、多数の半導体ウェハを収容できるように、例えば第2回に示すように、多段式の棚とし、各棚(以下、スロット)8 **に夫々半等体ウエハ5を収容するように構成されている。

このパッファ欄8は、昇降台8上に搭稿されて おり、この昇降台9を駆動させて所定のスロット、 88をウエハ搬送機構6、7の搬送アーム68、 78と同レベルの高さにし、半導体ウエハ5の移 根を行う。

また、バッファ棚8の昇降路に沿って、例えば フォトセンサ等のスロット位置検出機構10がバ

このように、各ウエハ機送機構6、7回にバッファ網8を設け、このバッファ網8に半導体ウエハを一時収容する構成とすることで、各ウエハ搬送機構6、7の処理能力の差により生じるウエハル機送系の待機時間がなくなり、装置全体の処理能力が向上する。

ところで上述実施例では、バッファ欄8の数置

6、7……ウエハ板送機構、8……パッファ欄、9……昇降台、10……スロット位置技出機構、11……装置制御部、12……記憶機構。

出類人 テル・バリアン株式会社 代理人 弁理士 須 山 佐 一 数を1つとしたが、特に設置数に限定されるものではなく、例えば、未処理の半導体ウエハを収容するパッファ欄と処理済の半導体ウエハを収容するパッファ櫃とを別々に設ければ、各ウエハ搬送系の待機時間をさらに短指することができる。

また、パッファ復近時にウェハ冷却媒体を配設すれば、処理プロセス中でウェハの冷却を行うこともできる。


【発明の効果】


以上説明したように、本発明の半導体製造装置によれば、半導体ウェハの搬送系の搬送効率が向上し、装置全体の処理能力の向上が図れる。


4. 図面の簡単な説明

第1図は本発明をマルチチャンパ型 C V D 装置に適用した実施例の装置構成を示す図、第2図 (a) は第1図のパッファ側の構成を示す平面図であり、第2図 (b) は第2図 (a) の側面図である。

1 ……景送室、3 ……ロードロック室、4 a 、4 b 、4 c … …チャンパ、5 … …半導体ウエハ、







【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成6年(1994)1月28日

A 8418-4M

【公開番号】特開平1-251734 【公開日】平成1年(1989)10月6日 【年通号数】公開特許公報1-2518 【出願番号】特願昭63-79061 【国際特許分類第5版】

手統補正當(自発)

平成5年 4 月 2 日

特許庁長官 麻生 波 及

H01L 21/68

- 1. 事件の表示 特願昭63-79061号
- 2. 発明の名称

半導体製造装置

- 3、補正をする者 事件との関係・特許出願人 デル・バリアン株式会社
- 4,代理人

〒101

東京都千代田区村田多町2丁目1番地 神田東山ビル 塩話03(3254)1039 (7784)弁理士 須 山 佐 一学報

5. 補正の対象

明制者の特許請求の範囲および発明の詳細な 説明の各欄

- 6. 植正の内容
- (1) 特許請求の範囲を別紙の通り補正する。
- (2) 発明の詳細な説明を以下の通り前風する。

① 明細省の第4頁第9行の「ウェハ収容機構」を、

「複数枚の半導体ウェハを収容可能なウェハ収容機構」と補正する。

② 同第4頁第10行と第11行との間に以下の文章を加入する。

特開平1-251734

体ウエハを冷却媒体により冷却する冷却手段とを 具備したこと行符後とする。

③ 明和書の第4頁第16行と第17行との對に以下の文章を加入する。

「また、請求項 2 記載の半導体製造を置では、複数の真空処理室により、一連の真空処理を半線を ウエハに対して行う複数真空処理室型半部を 数置において、ウエハキャリアの設けられた型 ドロック室側の第 1 のウエハ搬送機構との間 等空処理室側の第 2 のウエハ搬送機構との単 等体ウエハを一時保管するウエハ収容機構を設け

に以下の文章を加入する。

「さらに、前求項2記載の半導体製造装置では、 複数の山空処理室により、一端の当空処理を半導 体ウエハに対して行う複数異空処理監理半導体製 **油装置において、ウエハキャリアの設けられたロ** ードロック室側の節1のウエハ搬送機構と、複数 の呉空処理室側の第2のウェハ兼送機構との間に 半導体ウエハを一時保管するウエハ収容機構を設 けることで、頭ウエハ搬送機構の待機時間を無く して、ウエハ搬き効率を向上させ、装置全体の処 理能力を向上させることができるとともに、ウエ ハ収容機構に冷却媒体によるウエハ冷却手段を設 けたので、真空迅理室内における半導体ウェハの 処理プロセスの清集加熱されてそのままではロー ドロック室内のフェハキャリアに収容できない半 **導体ウエハも、ウエハ収容機構において待機中に** 冷却することで、前記両ウエハ激送機構を遊ばせ て時間をロスすることなく、ウェハキャリアに収 智することができる。

また、請求項3記載の半導体処理装置では、前

さらに、請求項3記載の半導体処理装置では、 前記ウエハ収容機構のスロット位置を行っており、ことで、この情報に基づいてあるの半導の半導の半点の表現に、どのスロットに処理に、どのスピットに対しており、との大力には、立ちの大力では、またして半点になったが、または、立ちの大力では、またして半点になったが、またがある。」

⑤ 明細音の第8頁第12行と第13行との間

記ゥエハ収名機構のスロット位置検出を行い記憶 することで、この情報に基づいて前記両ウエハウ 機構に、どのスロットに処理済みの半導の半導 ハが入っており、どのスロットに未処理の半導 ウエハが入っている、または、空スロットは ウエハが入っている、またはでスロットは かという制御を遺産に指示して半導体製造装置 体の処理能力の向上が図れる。」

(以 上)

特開平1-251734

[別紙]

2. 特許請求の範囲

(1) ウエハギャリアに収容された半導体ウエハを取出す第1のウエハ搬送機構と、前紀第1のウエハ搬送機構により搬送された半導体ウエハを処理室内に搬送する第2のウニハ搬送機構とを備えた半導体製造組置において、

前記郊1のカエハ搬送編構と、第2のウエハ搬送機構開に、これら両ウエハ搬送機構により搬送された半導体ウエハを一時保管するための複数枚の半導体ウエハを収容可能なウエハ収容機構を設けたことを特徴とする半導体製造装置。

(2) 子僧真空室となるロードロック室に複数枚の半導体ウエハを収納するウエハキャリアを収納し、前記半導体ウエハを前記ウエハキャリアから収り出す第1のウエハ機送機構と、

この知1のウエハ搬送機構により搬送された半 部体ウエハを、それぞれ所定の真空処理を行う複 数の真空処理室の中から所望の真空処理室内へ搬 送する第2のウエハ搬送機構とを備えた半導体製 遊装置において、

前記第1のウェハ搬送機構と、第2のウェハ機 送機構との間に、これら第1および第2のウェハ 搬送機構により搬送された半導体ウェハを一時保 管するための複数枚の半導体ウェハを収容可能な ウエハ収容機構と、

このウエハ収容機構に設けられ前記半導体ウェ ハを冷却媒体により冷却する冷却手段と

を具備したことを特徴とする半導体製造装置。 (3) 前記ウエハ収容被構に設けられ、半導体ウエハが何段目のスロットに載置されたかを検知するスロット位置検出機構と、

<u>このスロット位置検出機構の検出した位置情報</u> を記憶する記憶機構と、

この記憶機構の出力する位置情報に基づいて前 記第1および第2のウエハ搬送機構の動作を制御 する搬送系制御機構と

<u>を具留したことを特徴とする請求項2記載の半導体製造装置。</u>

State of the state of